famille Wireless
présentation
La famille Wireless vous permet de construire votre chaine de transmission radio logicielle sur FPGA, depuis le front end numérique (filtrage, changement de rythme, quantification) jusqu’aux blocks de codage/décodage de canal.
Vous pourrez, à partir des contraintes de votre système (rythme d'échantillonnage, bande passante du signal utile, niveaux de rejection des canaux adjacents, etc.) déterminer la solution optimale de filtrage et changement de rythme (en cascadant des éléments de type CIC, FIR, half band filter, ...), tout en optimisant la quantification à chaque étage.
Les composants d’encodage et décodage de canal de la 5G-NR, LDPC ou Polar code, sont disponibles au format VHDL pour les différents fournisseurs de FPGA.
b<>com [DFE Rate Adaptor]
Le design des récepteurs de signaux numériques est une étape clé dans la conception des systèmes de communication, puisque qu’ils doivent répondre à la fois à une exigence de qualité du signal reçu et de complexité du récepteur réduite. b<>com [DFE Rate Adaptor] a été créé pour aider au design de digital front ends en proposant la génération des composants du DFE (filtres, changement de fréquence d’échantillonnage, etc.) et une analyse de performance de ce dernier.
Un site de test est disponible en accès libre ici.
N’hésitez pas à contacter nos experts via le formulaire de bas de page.
b<>com [Software Radio IoT]
Il existe plus de 20 milliards d'objets connectés depuis 2020. Tandis que les attentes du marché sont immenses, une poignée de technologies se font concurrence pour fournir une connectivité aux nœuds IoT, ce qui induit de potentiels problèmes d’interopérabilité, de coût, de performances et de déploiement. Pour faire face à ces défis, b<>com [Software Radio IoT] a été créé afin de prendre en charge plusieurs technologies propriétaires, basées sur le 3GPP, et d'offrir des capacités de calcul et de débit de données exceptionnelles grâce à un filtrage numérique de pointe et à des algorithmes de démodulations brevetés.
