Stage : Validation d’IP FPGA sur carte intégrée à un serveur avec framework d’accélération Xilinx et Intel

Cesson-Sévigné, le 07/11/19

A propos de b<>com

Fournisseur de technologies pour les entreprises qui souhaitent accélérer leur compétitivité grâce au numérique, b<>com est au service des industries culturelles et créatives, des infrastructures numériques, de la défense, de l’industrie 4.0 et de la santé. Ses laboratoires mixent les talents de disciplines et cultures multiples dans les domaines de l’intelligence artificielle, de la vidéo et l’audio immersif, de la protection de contenus, des réseaux 5G, de l’internet des objets et des technologies cognitives… Issus des mondes industriel et universitaire, ses chercheurs et ingénieurs évoluent sur son campus de Rennes et ses sites de Paris, Brest et Lannion. Grâce à son équipe d’ingénierie avancée et ses moyens scientifiques propres, b<>com propose à ses clients des ingrédients et des solutions qui font la différence.

Descriptif de la mission

Le domaine du développement FPGA est en constante évolution avec notamment de nouveaux usages permettant l’accélération de calculs dans des serveurs/dans le cloud (Amazon EC2 F1, Microsoft Azure, OVH). Au sein de l’équipe hardware, un flot de conception FPGA a été mis en place afin d’automatiser un maximum d’étapes du développement, allant de la création de nouveaux modules (VHDL/Verilog) à leur vérification en passant par le lancement des outils de compilation/simulation. Une étape majeure à la validation d’une IP est le test sur carte que nous souhaitons automatiser à l’aide des nouveaux framework d’accélération FPGA de Xilinx (SDAccel) et Intel (Acceleration Stack).

En s’appuyant sur les développements actuels, le but du stage sera de mettre en place une plateforme d’intégration continue sur carte FPGA intégrée à un serveur (PCIe). Cette plateforme devra être générique pour supporter les IPs des différents domaines de b<>com (Telco, IoT, Video) ainsi que supporter les FPGA Xilinx et Intel.

Le plan de travail prévoit 4 phases :

  • Familiarisation avec les frameworks d’accélération FPGA
  • Développement d’un prototype d’intégration continue sur carte avec une IP simple
  • Généralisation d’un format unique d’interface afin de supporter différentes IP (configuration, format de données)
  • Intégration au serveur Jenkins interne

Profil recherché

Dernière année d’école d’ingénieur, Bac+5

  • Le stage est ouvert à tout(e) candidat(e) possédant un bon niveau en langage python, C ainsi qu’une connaissance de GIT
  • Le/La candidat(e) doit montrer un intérêt pour les composants FPGA et leurs nouveaux usages afin de comprendre les différentes étapes de développement
  • Des notions de VHDL ou SystemVerilog seraient un plus

Intérêt pour le stagiaire

  • Participer à l’émergence des nouveaux usages des technologies FPGA dans le cloud avec l’acquisition de compétences sur les deux frameworks majeurs d’accélération FPGA
  • Développement de compétences en développement FPGA et python
  • Intégration au sein d’une équipe transverse aux différents domaines de recherche de b<>com

Modalités

  • Durée : 6 mois
  • Date de démarrage : 1er trimestre 2020
  • Lieu de travail : Cesson Sévigné

Candidature (lettre de motivation et CV) à adresser à job@b-com.com avec la référence 16STG_DIT_2019